跳至主導覽 跳至搜尋 跳過主要內容

Impact of layout pickups to ESD robustness of MOS transistors in sub 100-nm CMOS process

  • Ming Dou Ker*
  • , Yong Ru Wen
  • , Wen Yi Chen
  • , Chun Yu Lin
    • *此作品的通信作者

研究成果: 書貢獻/報告類型 › 會議論文篇章

11   連結會在新分頁中打開 引文 斯高帕斯（Scopus）

指紋

深入研究「Impact of layout pickups to ESD robustness of MOS transistors in sub 100-nm CMOS process」主題。共同形成了獨特的指紋。
排序方式

INIS

Computer Science

Engineering