A 5.5 GHz low-power PLL using 0.18-μm CMOS technology
- Jeng Han Tsai
- , Shao Wei Huang
- , Jian Ping Chou
研究成果: 書貢獻/報告類型 › 會議論文篇章
10
連結會在新分頁中打開
引文
斯高帕斯(Scopus)