跳至主導覽 跳至搜尋 跳過主要內容

A 5 GHz fully-integrated low-power phase-locked loop using 0.18-μm CMOS technology

  • Jeng Han Tsai*
  • , Chuan Jung Huang
  • , Tse Yi Hsieh
  • , Shao Wei Huang
    • *此作品的通信作者

研究成果: 雜誌貢獻 › 期刊論文 › 同行評審

指紋

深入研究「A 5 GHz fully-integrated low-power phase-locked loop using 0.18-μm CMOS technology」主題。共同形成了獨特的指紋。
排序方式

INIS

Engineering