2 X VDD-tolerant power-rail ESD clamp circuit with low standby leakage in 65-nm CMOS process

Chun Yu Lin*, Ming Dou Ker

*此作品的通信作者

研究成果: 書貢獻/報告類型 › 會議論文篇章

2 引文 斯高帕斯（Scopus）

指紋

深入研究「2 X VDD-tolerant power-rail ESD clamp circuit with low standby leakage in 65-nm CMOS process」主題。共同形成了獨特的指紋。

Engineering & Materials Science