新世代高速鐵電型記憶體製程整合技術開發

近年來，隨技術節點的持續微縮至20nm以下，電荷擷取快閃記憶體(CTF-NVM)元件的電荷儲存能力將會明顯下降，以致於高溫資料保存力和耐久性惡化。為了解決相關問題，許多前瞻記憶元件技術，如磁阻式記憶體(MRAM)、電阻式記憶體(RRAM)、以及鐵電記憶體(FeRAM)等相繼被提出。其中，鐵電記憶體因具備可高速切換、耐久性佳、非揮發性，且新型之鐵電材料(high-k based ferroelectrics)具有與現今CMOS技術的高整合性和高微縮性等優勢，已成為學術界和工業界的研究重點和發展目標之一。在先前研究中，我們已發表具有低次臨界擺幅(SS)之鐵電電晶體元件。而近期，我們更成功研發出次臨界擺幅小於60mV/dec的多功能鐵電電晶體和記憶體元件，並發表於全球頂尖國際研討會2015 VLSI和2016 VLSI上。此混合型鐵電記憶體不僅在製程上與FinFET製程整合性高，也同時具有<60 mV/dec的次臨界擺幅特性、以及極低的關閉電流(~1016A/m)，未來也有相當高的潛力應用於3D NAND Flash記憶體上。然而不幸的是，由於鐵電極化特性易受閘極堆疊缺陷影響，進而導致元件特性及可靠度劣化，在未來元件微縮的過程中，將成為極大的障礙。為了更進一步優化電晶體特性，以及元件可靠度，本研究將提出更完整的實驗設計和相對應解決方案。 在本研究計畫中，我們將提出了新穎的缺陷鈍化技術，來同步整合材料系統設計，以期能實現可低功率操作的高可靠度綠能電晶體和記憶體元件。對於氧化鉿鋁鐵電薄膜而言，雖然具有高於氧化鉿鋯之熱預算，但當厚度逐漸微縮，不可避免的介面缺陷將使鐵電性劣化，並且同時引入更高的元件漏電流和相關可靠度議題，為了改善此現象，我們使用氟電漿處理於閘極堆疊。從實驗結果顯示，因為氟電漿的引入，使閘極堆疊中的缺陷密度大幅降低，最終獲得優異的極化切換和元件開關特性。另一方面，無摻雜氧化鉿搭配氮原子缺陷鈍化技術也是本計畫的探討重點之一，因不須考慮摻雜均勻性等問題，和摻雜型鐵電薄膜相比，其具有高度的微縮性和應用於三維結構之潛力。此項技術將有助於下世代之低功耗負電容電晶體和鐵電記憶體之開發，同時也具備高度積體化和多工整合之優勢。