Abstract
將P型穿隧式場效電晶體(TFETs)分別製作於(100)(110)方向矽基板之上並量測與研究其電性,利用High-k介電材質與金屬閘極作為閘極堆疊,閘極後形成(Gate-last)製程以避免介電層結晶。比較(100)(110)兩種方向矽基板對p型TFETs之影響,相較於(100)在(110)p-型TFET上有較高I(下標 ON),(110)方向上的有效質量(Effective Mass)及接面輪廓(Junction Profile),都是可能可以解釋的原因。
| Original language | Chinese (Traditional) |
|---|---|
| Pages (from-to) | 14-19 |
| Number of pages | 6 |
| Journal | 國家奈米元件實驗室奈米通訊 |
| Volume | 18 |
| Issue number | 2 |
| DOIs | |
| Publication status | Published - 2011 |
Cite this
- APA
- Standard
- Harvard
- Vancouver
- Author
- BIBTEX
- RIS