使用90nm CMOS製程設計一轉換增益24.6±1.5 dB、雜訊指數5.6±0.8 dB及34.4mW之58~66GHz接收機前端電路

仁豪 李

Research output: Contribution to journalArticle

Original languageChinese
Journal國家奈米元件實驗室奈米通訊
Volume22
Issue number3
Publication statusPublished - 2015

Cite this